No igen, a TVC sprite HW-hez képest minden "egyszerű".

A jelenlegi 512K-t most a 0x60..0x7F lapokon keresztül lehet elérni, de egy I/O regiszterbiten keresztül ki lehet tiltani az olvashatóságát. Indulásnál alapból tiltott, így az EXOS "nem látja", de írni lehet bele. Viszont ez a kérdés, hogy külön lapozóregiszter vagy megszokott módon lapozás, ez még nem eldöntött. Én hajlok a külön lapregiszter(ek) felé, némi perverzióval még azt is el tudom képzelni, hogy külön kiválasztható legyen az EP-s lap, ahol látszik a bővítőben kiválasztott lap. Viszont a legszebb az egészben az, hogy ezt bőven ráérünk akkor eldönteni, ha már kész a hardver! (Hála a programozható logikának.)

Van egy olyan gond, hogy ez a cucc a saját bővítésemen levő plusz buszcsatlakozóra csatlakozik. Ez aktív, buszmeghajtókkal megtámogatott csatlakozó, de elvileg ez nem szükséges, rá lehetne kötni az EP buszra közvetlenül is. Ha csinálsz egy passzív fordítót hozzá, akkor lehet róla éppen szó.

A jelenlegi 512K-t most a 0x60..0x7F lapokon keresztül lehet elérni, de egy I/O regiszterbiten keresztül ki lehet tiltani az olvashatóságát. Indulásnál alapból tiltott, így az EXOS "nem látja", de írni lehet bele. Viszont ez a kérdés, hogy külön lapozóregiszter vagy megszokott módon lapozás, ez még nem eldöntött. Én hajlok a külön lapregiszter(ek) felé, némi perverzióval még azt is el tudom képzelni, hogy külön kiválasztható legyen az EP-s lap, ahol látszik a bővítőben kiválasztott lap. Viszont a legszebb az egészben az, hogy ezt bőven ráérünk akkor eldönteni, ha már kész a hardver! (Hála a programozható logikának.)

Szerintem hasznos lehetne az is, ha az 512K-t normál memóriaként is lehetne használni, így a sprite támogatás nélküli programokban is lenne előnye a hardvernek, a 128K-s gépeket 640K-ra bővíthetné (vagy valamilyen módon választani lehetne, mennyit lásson az EXOS).

Ha jól értem egy élcsatlakozót és egy tüskesort kell összefordítani?

Tulajdonképpen igen. Ha jól sakkoztam, akkor ugyanaz a kiosztás, mint az EP buszcsatlakozója, kivéve a tápot! Itt kell a +5V, és ez a +9V helyére van nálam kötve. Ha közvetlenül az EP buszcsatlakozóra menne, akkor emiatt kell még egy +5V-os stab is.

Szerintem hasznos lehetne az is, ha az 512K-t normál memóriaként is lehetne használni, így a sprite támogatás nélküli programokban is lenne előnye a hardvernek, a 128K-s gépeket 640K-ra bővíthetné (vagy valamilyen módon választani lehetne, mennyit lásson az EXOS).

Ebben is van valami... Tulajdonképpen aminek nem kell a támogatás, az elhasználhatja a memóriát. Aminek meg kell, az meg ügyeskedik. Mindig elfelejtem, hogy itt nem multitask OS-ről beszélünk.

Ezt lehetne úgy, hogy bekapcsoláskor nem látszik, és aztán szoftverből lehet konfigolni.

Akár... Ha lesz a cucc mellett valami µC, akkor akár még el is tárolhatom valami pár forintos EEPROM-ba a konfigot. (Vagy egy óra-IC + SRAM kombóba? )

Egy kicsit volt időm foglalkozni a témával, de kezd ezzel a változattal elegem lenni... Módosított teszt-színes kép:



Végre tényleg stabilan működik. Most már biztos, hogy a foglalat kontakthibája okozta a vicces sztori egyik részét. A RAM-ból kép generálás is összejött:



(A lila-hiba természetesen meg van maradva, de ebben semmi meglepő sincs.) Viszont úgy tűnik, hogy lassan elérem a jelenlegi hardver határait, legalábbis ami az idegrendszeremet illeti... Most éppen az SRAM sávszélessége van elfogyóban, a memória írások alatt már nincs direkt havazás, de néha-néha kicsúszik az időzítésből az olvasás emiatt. (A "háttér-memóriának" kell 14.xx MBYTE/Sec sávszélesség, nekem meg van jelenleg 40. De a Z80-as memóriaelérés a rengeteg multiplex jelkezelés miatt "nem túl rugalmas", emiatt jelenleg annak van prioritása. Ha pont úgy jön össze, akkor a háttér olvasása kicsúszik a szükséges időből, mivel a 40 az kisebb mint 3× 14.xx... Szóval ilyen marhaságok is beesnek. ) És a plusz adatmozgatás még nincs sehol...   Mondjuk nem para, csak nem tudom, hogy van-e kedvem ezzel a hardverrel tovább küzdeni.

A küzdés jelenleg abból áll, hogy a használt FPGA egy (ebben az iparban ) meglehetősen régi darab, az aktuális fejlesztőkörnyezet már nem támogatja. (Összesen két előnye van: egyrészt itt van kéznél, másrészt meg ez még 5V-toleráns I/O lábakkal rendelkezik.) Emiatt egy régi IDE-t egy virtuális gépbe tudtam csak feltelepíteni, ami nem túl gyors, meg a végeredményt mindig ki kell belőle másolni a host-ra, hogy le tudjam tölteni az FPGA-ba. Mire mindent összelövök egy kis tesztelgetéshez, elmegy a kedvem az egésztől...

Azért küzdök ezzel, mert ez van. Egy ideje gondolkozok valami egyszerűbb FPGA dev.board beszerzésén, de igazából még nem jutottam el a vendor kiválasztásáig se. De az itteni nyűglődés se értelmetlen azért; egy csomó tapasztalat már most összejött a mi működik / mi nem témakörében. Illetve - mivel ez az első FPGA-s próbálkozásom - eddig nagyjából fogalmam se volt, hogy az ilyen feladatok mekkora "kapu-szükséglettel" rendelkeznek. Így legalább lesz sejtésem arról, hogy mekkora "kapacitású" FPGA-t kell megcélozni a tervezésnél. Csak így azért elég nyűgös, mire összepakolom a gépet, elindítom a virtuálisat, abba az IDE-t, ... Egy "gyors ötlet kipróbálása" is sajnos elég hosszú idő, de ez van.