A legtöbb CPLD és FPGA (továbbiakban PGA) általában a lábain 3.3V-os jellel dolgozik, egyesek pedig a magon belül 1.2V-ot használnak. Mindegyik tud fogadni 5V-os bemenő jelet, de a kimeneten mindig csak 3.3V lesz. Ha nem fér bele az 5V-os TTL alkatrészek tűrésébe, akkor a kimeten szintillesztőt kell használni. Kétirányú be/kimenet esetén most hirtelen nem is tudom mi a megoldás, de valamit erre is kitaláltak: Talán a RD jelet használja a szintillesztő, és automatikusan átkapcsol másik módba.
Ezek a szintillesztők 20-22 lábú SMD alkatrészek, amit a nyákon párhuzamosan futó rézvezetékek útjába tehetünk (mármint tervezéskor). Ez 8 bitet képes lefedni. Két táp kell neki, az egyik az 5V-os rendszerből a másik a 3.3V-osból.
Tehát ha valaki belevágna a dologba:
A vezérlőjeleket (WR,RD, MEM .. stb) és a címbiteket (ebből ugye nagyon sok van) direktben rá lehet kötni az PGA-ra, mert ezeket csak a CPU vezérli, és ahogy mondtam az PGA toleráns a magasabb feszültséggel szemben. Egyedül a Data biteknél kell szinteltolás, és ott is csak akkor, ha a CPU-nak olvassási kérelme van. Tehát egy szinteltoló elég is lesz.
Egyébként Atmel gyárt 5V-os PGA-t, amit Xilinx környezetben lehet (állítólag) programozni.
