Esetleg nem lehet, hogy a szerző arra apellált, hogy a két utasítás elég közel van egymáshoz, és addig talán nem veszi át az EXOS a vezérlést?

Szerintem a szerzők ki se próbálták amit leírtak! Ott van, hogy a NET: programhoz leírták a SERIAL: kábelbekötést, aztán mi meg hetekig szenvedtünk miért nem megy a hálózat.
Múltkor az is kiderült, hogy a nyomtató bekötését is rosszul írták le.

hogyan lenne érdemes megcsinálni az EP buszbővítő foglalatot? Élcsatlakozós legyen vagy aljzatos? Esetleg mindkettő?

Szerintem normál élcsatlakozó sávokkal, az mehet buszkártyába, élcsatlakozót ráforrasztva közvetlenül a gépre, meg lehet más, pl tüskesoros csatlakozót is ráforrasztani, ha valaki olyanból építene buszkártyát.

Halad a 3-as projekt. Már sikerüt kicsikarni adatokat a billentyűzettől. Nem igen értem, hogy miért van külön minden billentyűhöz MAKE (lenyomva) és BREAK (elengedve) kód, hogyha hosszan történő lenyomás esetén úgyis ismételgeti a MAKE kódot.
 Még bizonytalan a kommunikáció, holnapra kitalálok valamit ennek megoldására.
Néhány kép a részeredményről a csatolmányban látható (elnézést a szutykos billentyűzet miatt úgy túrtam elő valahonnan)

Elmesélem milyen problémába futottam bele. Tudni kell a PS/2 szabványról, hogy nagyjából 16kHz sebességgel történik az adatátvitel. A hosszú kábel miatt nem is nagyon lehetne több, mert a jelalak már jócskán torzul.
 A PS/2 adatátvitel áll egy órajel és egy adat vezetékből. Ha az órajelen (CLK) logikai alacsony "0V" jelszint van, akkor az adat (DATA) vonalon található jelszint érvényes, ha CLK magas, akkor DATA nem érvényes (ilyenkor teszi ki a következő érvényes bitet). A PS/2 keretekben küldi át az adatot, egy keret egy bájtot tartalmaz. A keret felépítése a következő:

Keret_kezdet bit (ez minidg logikai nulla)
0.bit
1.bit
2.bit
...
7.bit
paritásbit
Keret_vég bit (mindig logikai egy)

 Én arra gondoltam úgy oldom meg, hogy amikor a CLK vezetéken érkezik egy lefutó él (1-ből 0-ba vált) akkor érvényes az adat, és lehet olvasni. Aztán a következő ilyen esetben ismét. Minden lefutáskor egy számlálót növelek, így követhető, hogy éppen melyik bit van soron, és természetesen a keret végén nullázom a számlálót. Ez nagyszerűen működött is csak a végeredmény volt rossz. Furcsa számokat kaptam a kimeneten.

 Ezután kicsit elgondolkodtam, és rájöttem, hogy egy-egy lefutás vagy felfutás nem egyenes vonalon történik, hanem van benne egy lengés (lásd mellékelt kép nyíllal mutatott része). Ez a lengés azért alakul ki, mert a vezetéknek induktivitása és szórt kapacitása van, amiből összeáll a rezgőkör.
 Az élfigyelő nem képes önmagában detektálni, hogy az most lengés-e vagy valódi le/felfutó él történt. Így adódik, hogy a képen akár 3 lefutó él is megjelenik ugyanannál a bitnél. Mivel a számláló 3-szor növekedett a kívánt 1 helyett, az egész vétel elcsúszott, és a továbbiakban használhatatlan információhoz jutottam.

 Az egyetlen megoldás, ha fel/lefutó él megjelenése után egy késleltető letiltja egy időre az élfigyelést. (mondjuk 10us PS/2 esetén) Ettől biztosabbá válik az adatfogadás, ezzel párhuzamosan sajnos nő a bonyolultság így a felhasznált logika mennyisége.

Buszon nem fogsz tudni billentyűzetet csinálni, gép belsejébe kell rakni. Érdemes átolvasnod Z80System Ardunios projektjét, ott volt szó erről, meg, hogy milyen sebességet kell tudni, stb.

a belső '373 adatával "keresztbe hajtva" rá akarja kényszeríteni a buszra a saját, új adatát.

És ebből nem lesz az, hogy hosszú távon valamelyik elszáll?

De az biztos, hogy így az eredeti billentyűzet nem lesz használható.

A 74LS145-ös IC adatlapján a következő info található (lásd csatolt táblázat).
Vegyük az esetet, amikor a belső bill. nem használt csak a külsővel dolgozunk:
Pirossal bekereteztem a maximális áramot ami a logaikai magas jel alacsony jelszintre való kényszerítésekor folyik. Ez olyan alacsony áram, hogy az IC-nek meg sem kottyan. Én úgy saccolom, hogy az IC-ben egy 5KΩ-os felhúzóellenállás van, amit egy nyitott kollektoros tranzisztor húz le, ha logikai alacsony jelre van szükség. (ezt az adatlap nem írja, én gondolom így)
 Amennyiben ez valóban így van, akkor mindegy, hogy az LS145-ös vagy a külső egység kényszeríti ki a logikai alacsonyt.

 Továbbá a második rajzon látható RD0 jel olvasáskor olyan rövid ideig aktív, hogy csak néhány tized μs-ig tartó terhelésről beszélünk. Ha figyelembe vesszük az alaplap vezetékhosszból adódó induktivitását, ennyi idő alatt ki sem tudna alakulni nagy áram. Akkor alakulhatna csak ki "meleg helyzet" (nem károsodás!), ha az EP pont olvasáskor kifagy, megáll. De ezt a védelmet bele tudom írni a CPLD-be.

 Számításaim szerint mindkét billentyűzet használható lesz párhuzamosan, mert ha a bővítőn lévő CPLD nagy ohmikus felhúzóellenállásokkal biztosítja a magas szintet, a 74LS145-ös a logikai alacsony kimenőjellel az egész vonalat 0-ba "rántja", így a Z80-CPU azt is érzékelni tudja. Ekkor sem terhelődik meg nagyon, mert a csatolt táblázatban az LS145-ös output current LOW-ra 24mA-t ír.

 Egy biztos, ha zárlatos a belső billenytűzet mondjuk a 'k' betűnél, akkor bővítő ide, bővítő oda, a képernyő tele lesz 'k'-val. Ilyen esetben javaslom felszakítani a kontaktusokat a fólián.

 Egyébként az alaplapon lévő összes IC magas impedanciás állapotban aktivál egy gyenge felhúzóellenállást +5V-ra. Erről meg lehet bizonyosodni, ha nem létező memóriát címzünk. Ha a hardver jó, peek-kel FF-et kell hogy kapjunk.

 A külső billentyűzet sebessége egyedül az USB adatátviteltől függ, de mint tudjuk a boltban csak USB-s eszközöket lehet kapni, ebbe tehát bele kell törődnünk.