Valaki meg tudná nekem mondani, hogy az Indexregiszteres címzés az összeadással mire jó?

PL: LD A, (IX+d)

Nem tudom megmondani, de nekem úgy tűnik, mintha kifejezetten jól használható lenne felhasználó által definiált, összetett típusok kezelésénél. struct { típus1 mező1; ... };

itt van egy rövidebb, és index regiszter mentes megvalósítás:
tomby   db      04h           ;i
tombx   db      04h           ;j
tombstr defs    tombx*tomby

        ld      hl,tombstr
        ld      bc,(tomby) ;i=4,j=4
        ld      e,b             ;tombx
        ld      d,00h
        ld      a,255
fori    push    bc
forj    ld      (hl),a
        inc     hl
        djnz    forj            ;j--
        pop     bc
        add     hl,de           ;minden páratlan sort átugorjuk
        dec     c               ;i=i-2
        dec     c
        jr      nz,fori


Ez az utasítás mit csinál?

LD HL,(nn)  ;ED 6B nn

Közben megtaláltam:

Nézegettem a végrehajtási időket:

PUSH HL - 0xE5 - 11 cycles
POP BC - 0xC1 - 10 cycles

LD B,H - 0x44 - 4 cycles
LD C,L - 0x4D - 4 cycles

A köztes memória hozzáférés teszi lassúvá a veremkezelést.

Mi történik akkor, ha a egy valódi z80 egy illegális utasítást kap. Itt most nem a nem-dokumentált utasításra gondolok, hanem egy tényleg nem létező utasításra.
Egy opkódos utasításból nincs ilyen, de pl ED után ha C0 ... FF áll, akkor az nem létezik.
Ilyenkor mi van? Hogyan reagál rá a programszámláló? Átugorja a második opkódot és folytatja tovább a dolgát?

De mi volt pontosan. Emlékszel még?

Kvaczko, a 8086-os processzornál kezdték használni a
LOAD HL, (SP+dd) utasításokat. Veremnek hívták továbbra is.
Ha jött egy szubrutin, aminek dinamikusan kellett 5 integer változó, akkor SUB SP, 4byte*5, szépen eltolták a SP kezdőcímét visszafelé (a verem mérete visszafelé növekszik). És akkor jött a LOAD HL,(SP+2) ill. LOAD (SP+2),HL meg hasonlók.
Ha visszatért a szubrutin egy RETURN paranccsal akkor az SP-t visszatolta az eredeti helyére ADD SP,4byte *5.

A lényeg, hogy 8086-ostól kezdve már nem csak LIFO volt, hanem egy indirekt elérésű tároló, mint ami az EP-nél az IX regiszterek valósítnak meg.
Ez az eljárás nagyon szépen támogatta a C és PASCAL programnyelveket.

 Miért mondod, hogy a processzor cache nem ram? Pont hogy a leggyorsabb statikus ram, ami a processzor órajelén működik. Az a feladata, hogy a memóriából egy szeletet eltároljon, amivel a processzor most éppen nagyon sok műveletet végez. A cache nem egy 65535 x 65535-ös tömb feltöltésére való, hanem arra ha van egy szubrutin, ami dolgozik 20-40 változóval, akkor azokat eltárolja és a végrehajatást gyorsítsa.

 A bottlenek problémát értem. FPGA esetén lehetőségem lenne, megnövelni a Z80 adatbuszát 8 bitről 16-ra vagy 32-re. Ezzel a módszerrel egy órajel alatt 2x illetve 4x annyi op-kódot vagy adatot tudnék kiolvasni. Egy 16bites értékadás LD HL,0x335F (opcode 12 nn nn) vagy egy indexregiszeres értékolvasás LD a,(IX+d) (opkód: DD 7E dd) opkódja 3 BYTE hosszú. Kiterjesztve az adatbuszt 32 bitre, mindezt 1 órajel alatt ki tudnám olvasni. Másik 1 órajel alatt végrehajtani, letárolni.

De mi volt pontosan. Emlékszel még?

Ha a CD xx utasítás készletet nézem emlékeim szerint CD 00- CD 03 van utasítás és CD 04 - CD 07 üres nem dokumentált.
a CD 04 - CD 07 megegyezett a CD 00 -CD 03.
De, hogy melyik CPU Z80A, Z80B vagy Z80C már nem emlékszem.